全新的“spider”网络内存总线

splide

如何保证半实物仿真系统节点间的高速实时互连 , 并降低通信延迟 ?如何实现多余度系统从电源到控制器，尤其接口的全面冗余？
全新的“spider”网络内存总线皆能做到。
独家创新设计的总线公共存储策略，多达1Ｇ内存； 性能优异的2.5Ｇ光纤链路；极低的200ns延迟 ；尤其可靠的冗余IP核。各项先进科技，将总线控制提升到一全新高度。
1 d2 e0 y4 T. c* j+ P/ k“spider”，从未体验的网络内存总线。
  v- p: P$ Y3 a“spider”网络内存总线是用于需要较高实时性要求应用领域的专用网络通讯技术，采用创新设计的总线公共存储策略，它除了具有严格的传输确定性和可预测性外，还具有速度高、通信协议简单、宿主机负载轻、软硬件平台适应性强、可靠的传输纠错能力、支持中断信号的传输等特点，尤其是可靠的冗余IP核设计。
( A/ i6 A) U% Z9 j. |$ P
4 b- L" K% Y: v) P- X" f: E, N; D技术特点：
l
尤其可靠的冗余IP核设计，实现多余度系统从电源到控制器，尤其接口的全面冗余;
! G! ^5 J. }1 n& o  G# V& g4 Yl
传输速率优势明显；
0 Q; c4 u! l8 T% L. l, gl
网络传输延迟小，适合于多节点大量数据的实时传输；
l
节点数可达128个；
- V( Q! t  Z1 t2 Z9 C3 d* El
8 l( d, m5 f2 }/ @# `完全国内自主研发，自主产权 ，如果所建立的系统需要
l
7 ~1 a! T* @5 X1 g" c4 U扩展，能够得到有效的保证；
' q( V9 S( L. s! G5 W" b! ]l
系统集成简单，系统扩展空间大。
, _; }- Z, n' g+ k% U0 Q9 c8 S. z: Dl
单余度系统总体设计方案：
- |& v' [! n8 P9 Q8 n( N/ ^& ^+ ?6 e系统的总体需求是构建一个32节点互联的系统，因此
$ s. p5 i, [$ D3 W7 d我们采用星型的网络结构模式 ，这样的优点为，通过Spider
总线集线器的自动旁路功能，网络上任何节点的断开（节点计
+ y) h8 T4 B. E/ T, J算机不启动）不会影响其它节点和整个实时网络的正常运行，
这样便于系统的调试，更有利于提高系统的运行可靠性和简易
8 i# O! y) @+ f* l* u" }6 p$ m性。
1 z" h8 J& G/ n+ G  ?“spider” 网络内存总线的组成
基于星型的网络结构模式 ，“spider”网络内存总线的组
成如下：
. C, N# r( n1 o( j; Y) } • 32块 spider内存节点卡（插在节点的 PCI或VME或 PMC
2 T) _+ E3 |3 g& U% O   插槽上，即可将系统连接到实时网络上）；
• 5块spider总线集线器（独立工作 ，通过光纤将32个节
7 N5 Z% l0 r8 t7 k   点连接到集线器 ，集线器之间也是通过光纤构成环形结构
2 K0 \9 j; z+ c% R# x   连接）；
• 69根反射内存专用光纤（其中5根用于将5个8端口集线
7 Z* `; ^$ U- P4 `9 Z2 M/ C   器连接 ，64根光纤将32个节点连接到集线器上）。
采用spider的优点　
$ i- P; t( k" G/ f, k* l- A/ { • 系统可扩充性强，可无缝升级到多余度模式；
& S( J7 E9 E' s • 高速的、基于2.5G波特率的总线；
. q! u: q, m8 R% a • 简单易用；
; T8 [+ ~4 C" q7 v: k6 d3 n • 与操作系统和处理器无关； 　
/ {" r6 d0 |/ z7 f5 X! V, M; a4 |6 V • 彻底省去软件开发开销和周期；
• 可以实现实时连接的稳定的数据传输；
* O# R7 M% F, a • 可以与通用的计算机和总线连接；
• 比标准通信和技术更为优越；
• 极短的数据传输延迟；
• 简单的软件、较低的管理费用和较高的抗干扰能力；
1 [6 S0 W8 g% L7 V9 h9 l1 x$ t • 节点间距离可达10公里（单模）。

苘苘

对这个不是非常清楚，不过初步了解了一下，感觉非常好，也很实用，谢谢楼主介绍！